TI 主页 > 半导体 > 逻辑 > 触发器、锁存器和寄存器 > D 类（三态）触发器 >

74ACT16823 状态: ACTIVE

具有三态输出的 18 位总线接口触发器

      
         
此产品变更时通知我


数据表

Download - PDF Icon
  • 18-Bit Bus Interface Flip-Flops With 3-State Outputs (74act16823.pdf, 344 KB)
    1996年 4月 1日 下载(英文內容)

 74ACT16823
Voltage Nodes(V)5  
Vcc range(V)4.5 to 5.5  
Input LevelTTL  
Output LevelCMOS  
Output Drive(mA)-24/24  
No. of Outputs18  
Static Current0.08  
th(ns)0.5  
tpd max(ns)12.9  
tsu(ns)7  
LogicTrue  
Technology FamilyACT  
RatingCatalog  
 样片
 库存

产品信息

特性

  • Members of the Texas Instruments WidebusTM Family
  • Inputs Are TTL-Voltage Compatible
  • Provide Extra Data Width Necessary for Wider Address/Data Paths or Buses With Parity
  • Flow-Through Architecture Optimizes PCB Layout
  • Distributed VCC and GND Pin Configuration Minimizes High-Speed Switching Noise
  • EPICTM (Enhanced-Performance Implanted CMOS) 1-m Process
  • Package Options Include Plastic 300-mil Shrink Small-Outline (DL) Packages Using 25-mil Center-to-Center Pin Spacings and 380-mil Fine-Pitch Ceramic Flat (WD) Packages Using 25-mil Center-to-Center Pin Spacings

 

EPIC and Widebus are trademarks of Texas Instruments Incorporated.

说明

These 18-bit flip-flops feature 3-state outputs designed specifically for driving highly-capacitive or relatively low-impedance loads. They are particularly suitable for implementing wider buffer registers, I/O ports, parity bus interfacing, and working registers.

The 'ACT16823 can be used as two 9-bit flip-flops or one 18-bit flip-flop. With the clock-enable () input low, the D-type flip-flops enter data on the low-to-high transitions of the clock. Taking high disables the clock buffer, thus latching the outputs. Taking the clear () input low causes the Q outputs to go low independently of the clock.

A buffered output-enable () input can be used to place the outputs in either a normal logic state (high or low logic levels) or a high-impedance state. In the high-impedance state, the outputs neither load nor drive the bus lines significantly.

does not affect the internal operation of the flip-flops. Old data can be retained or new data can be entered while the outputs are in the high-impedance state.

The 74ACT16823 is packaged in theTI shrink small-outline package, which provides twice the I/O pin count and functionality of standard small-outline packages in the same printed-circuit-board area.

The 54ACT16823 is characterized for operation over the full military temperature range of 55°C to 125°C. The 74ACT16823 is characterized for operation from -40°C to 85°C

 

 

    

定价/封装/CAD 设计工具/样片

价格（美元）封装CAD 设计工具样片
器件状态温度 (oC)价格（美元） | Quantity封装 | 引脚顶端标记封装数量 | 封装载体尺寸样片
74ACT16823DLACTIVE-40 to 858.45 | 1kuSSOP (DL) | 56 查看 20 | TUBE 下载此尺寸的 CAD 格式采购样片
74ACT16823DLG4ACTIVE-40 to 858.45 | 1kuSSOP (DL) | 56 查看 20 | TUBE 下载此尺寸的 CAD 格式采购样片
74ACT16823DLRACTIVE-40 to 858.45 | 1kuSSOP (DL) | 56 查看 1000 | LARGE T&R 下载此尺寸的 CAD 格式采购样片
74ACT16823DLRG4ACTIVE-40 to 858.45 | 1kuSSOP (DL) | 56 查看 1000 | LARGE T&R 下载此尺寸的 CAD 格式采购样片

建议零售价格仅用于预算，以美元为单位，并且价格是浮动的。 若要查询有关批量价格、本地货币价格或交付报价的信息，请与当地德州仪器 (TI) 销售办事处或授权经销商联系。

库存

  TI 库存状态 已报告的分销商库存
74ACT16823DL截至 6:16 PM GMT, 2009年 1月 4日截至 6:16 PM GMT, 2009年 1月 4日
 库存在制数量 | 日期交货周期地区公司库存采购
 260* 920 | 19 Jan 7 Weeks 无报告
查看经销商		   
 2182 | 11 Feb     
 >10k | 30 Mar     
74ACT16823DLG4截至 6:16 PM GMT, 2009年 1月 4日截至 6:16 PM GMT, 2009年 1月 4日
 库存在制数量 | 日期交货周期地区公司库存采购
 260* 920 | 19 Jan 7 Weeks 无报告
查看经销商		   
 2182 | 11 Feb     
 >10k | 30 Mar     
74ACT16823DLR截至 6:16 PM GMT, 2009年 1月 4日截至 6:16 PM GMT, 2009年 1月 4日
 库存在制数量 | 日期交货周期地区公司库存采购
 0* 1 | 9 Jan 7 Weeks 无报告
查看经销商		   
 2182 | 9 Feb     
 >10k | 24 Mar     
74ACT16823DLRG4截至 6:16 PM GMT, 2009年 1月 4日截至 6:16 PM GMT, 2009年 1月 4日
 库存在制数量 | 日期交货周期地区公司库存采购
 0* 1 | 9 Jan 7 Weeks 无报告
查看经销商		   
 2182 | 9 Feb     
 >10k | 24 Mar     

查看中国经销商

* 我们的信息每天更新，如果这无法满足您的需求, 请尽早与我们联系 有关实时库存信息, 您也可以联系 TI 授权分销商 包括 上述所列 的那些授权经销商。

**目前尚无法提供交货时间信息。 但是，由于我们的信息每天都会更新，如有疑问，请马上与我们联系。 有关附加信息，请与首选的 TI 授权分销商 联系。

质量与无铅数据

 产品目录DPPM / MTBF / FIT 率
器件环保计划* 铅/焊球涂层MSL 等级/回流焊峰详细信息详细信息
74ACT16823DL 符合 RoHS Green (RoHS & no Sb/Br) CU NIPDAU Level-1-260C-UNLIM查看查看
74ACT16823DLG4 符合 RoHS Green (RoHS & no Sb/Br) CU NIPDAU Level-1-260C-UNLIM查看查看
74ACT16823DLR 符合 RoHS Green (RoHS & no Sb/Br) CU NIPDAU Level-1-260C-UNLIM查看查看
74ACT16823DLRG4 符合 RoHS Green (RoHS & no Sb/Br) CU NIPDAU Level-1-260C-UNLIM查看查看

* 计划的环保分级：无铅 (RoHS)、无铅（RoHS 豁免）或绿色环保（RoHS 和无 Sb/Br）- 请单击上表中产品目录明细的“查看”链接，以获得最新供货信息和附加产品目录明细。

如果此时没有在线提供您所请求的信息，则请联系 我们的产品信息中心， 以了解关于此信息可用性的信息。

技术文档

数据表

  • 18-Bit Bus Interface Flip-Flops With 3-State Outputs (74act16823.pdf, 344 KB)
    1996年 4月 1日 下载(英文內容)

应用手册

  • 选择正确的电平转换解决方案 (Rev. A) (zhca047.htm, 8 KB)
    2006年 3月 23日 摘要, 查看英文版本 (Rev.A)
  • Shelf-Life Evaluation of Lead-Free Component Finishes (szza046.htm, 8 KB)
    2004年 5月 24日 摘要(英文內容)
  • Understanding and Interpreting Standard-Logic Data Sheets (szza036b.htm, 8 KB)
    2003年 5月 28日 摘要(英文內容)
  • TI IBIS File Creation, Validation, and Distribution Processes (szza034.htm, 9 KB)
    2002年 8月 29日 摘要(英文內容)
  • Implications of Slow or Floating CMOS Inputs (scba004c.htm, 8 KB)
    1998年 2月 1日 摘要(英文內容)
  • CMOS Power Consumption and CPD Calculation (scaa035b.htm, 9 KB)
    1997年 6月 1日 摘要(英文內容)
  • Designing With Logic (sdya009c.htm, 8 KB)
    1997年 6月 1日 摘要(英文內容)
  • Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc (scla008.htm, 8 KB)
    1996年 4月 1日 摘要(英文內容)

查看 D 类（三态）触发器 的应用手册

用户指南

  • LOGIC Pocket Data Book (scyd013b.pdf, 6001 KB)
    2007年 1月 16日 下载(英文內容)

更多文献资料

  • Logic Selection Guide 2007 (sdyu001z.pdf, 2862 KB)
    2007年 4月 24日 下载(英文內容)
  • Logic Cross-Reference (scyb017a.pdf, 2938 KB)
    2003年 10月 7日 下载(英文內容)

支持和社区

其它支持资源