TI 主页 > 半导体 > 时钟与计时器 > 存储器接口时钟和寄存器 > DDR2 寄存器 >

SN74SSTUB32866 状态: ACTIVE

具有地址奇偶校验测试的 25 位可配置寄存缓冲器

      
         
此产品变更时通知我


数据表

Download - PDF Icon

 SN74SSTUB32866
Frequency(Max)(MHz)410  
VCC(V)1.8  
Input LevelSSTL_18  
No. of Outputs25  
Output Drive(mA)8  
Vcc range(V)1.7 to 1.9  
Output LevelSSTL_18  
Pin/Package96BGA, 96LFBGA  
Static Current(mA)40  
Approx. Price (US$) 4.10 | 1ku  
 样片
 库存

产品信息

特性

  • Member of the Texas InstrumentsWidebus+™ Family
  • Pinout Optimizes DDR2 DIMM PCB Layout
  • Configurable as 25-Bit 1:1 or 14-Bit 1:2 Registered Buffer
  • Chip-Select Inputs Gate the Data Outputs from Changing State and Minimizes System Power Consumption
  • Output Edge-Control Circuitry Minimizes Switching Noise in an Unterminated Line
  • Supports SSTL_18 Data Inputs
  • Differential Clock (CLK and CLK) Inputs
  • Supports LVCMOS Switching Levels on the Control and RESET Inputs
  • Checks Parity on DIMM-Independent Data Inputs
  • Able to Cascade with a Second SN74SSTUB32866
  • Supports Industrial Temperature Range (-40°C to 85°C)

Widebus+ is a trademark of Texas Instruments.

说明

This 25-bit 1:1 or 14-bit 1:2 configurable registered buffer is designed for 1.7-V to 1.9-V VCC operation. In the1:1 pinout configuration, only one device per DIMM is required to drive nine SDRAM loads. In the 1:2 pinout configuration, two devices per DIMM are required to drive 18 SDRAM loads.

All inputs are SSTL_18, except the reset (RESET) and control (Cn) inputs, which are LVCMOS. All outputs are edge-controlled circuits optimized for unterminated DIMM loads and meet SSTL_18 specifications, except the open-drain error (QERR) output.

The SN74SSTUB32866 operates from a differential clock (CLK and CLK). Data are registered at the crossing of CLK going high and CLK going low.

The SN74SSTUB32866 accepts a parity bit from the memory controller on the parity bit (PAR_IN) input, compares it with the data received on the DIMM-independent D-inputs (D2-D3, D5-D6, D8-D25 when C0 = 0 and C1 = 0; D2-D3, D5-D6, D8-D14 when C0 = 0 and C1 = 1; or D1-D6, D8-D13 when C0 = 1 and C1 = 1) and indicates whether a parity error has occurred on the open-drain QERR pin (active low).

View All Description in Datasheet

    

定价/封装/CAD 设计工具/样片

价格（美元）封装CAD 设计工具样片
器件状态温度 (oC)价格（美元） | Quantity封装 | 引脚顶端标记封装数量 | 封装载体符号尺寸样片
SN74SSTUB32866ZKERACTIVE-40 to 854.10 | 1kuLFBGA (ZKE) | 96 查看 1000 | LARGE T&R 下载此符号的 CAD 格式 下载此尺寸的 CAD 格式采购样片
SN74SSTUB32866ZWLRACTIVE-40 to 854.10 | 1kuBGA (ZWL) | 96  1000 | LARGE T&R 下载此符号的 CAD 格式 下载此尺寸的 CAD 格式采购样片

建议零售价格仅用于预算，以美元为单位，并且价格是浮动的。 若要查询有关批量价格、本地货币价格或交付报价的信息，请与当地德州仪器 (TI) 销售办事处或授权经销商联系。

库存

已报告的分销商库存 截至 5:58 PM GMT, 2010年 9月 2日
地区公司库存采购
SN74SSTUB32866ZKER
AsiaWPI >1k
Worldwide
更长的运输时间并且可能会收取相关费用		Mouser Electronics 750
SN74SSTUB32866ZWLR
无报告
查看经销商
查看中国经销商

有关产品批量的交货时间，请联系首选的 TI 授权代理商 或您当地的TI销售办事处。

质量与无铅数据

 产品目录DPPM / MTBF / FIT 率
器件环保计划* 铅/焊球涂层MSL 等级/回流焊峰详细信息详细信息
SN74SSTUB32866ZKER 符合 RoHS Green (RoHS & no Sb/Br) SNAGCU Level-3-260C-168 HR查看查看
SN74SSTUB32866ZWLR 符合 RoHS Green (RoHS & no Sb/Br) SNAGCU Level-3-260C-168 HR查看查看

* 计划的环保分级：无铅 (RoHS)、无铅（RoHS 豁免）或绿色环保（RoHS 和无 Sb/Br）- 请单击上表中产品目录明细的“查看”链接，以获得最新供货信息和附加产品目录明细。

如果此时没有在线提供您所请求的信息，则请联系 我们的产品信息中心， 以了解关于此信息可用性的信息。

技术文档

数据表

应用手册

查看 DDR2 寄存器 的应用手册

用户指南

选择指南

  • Logic Guide 2009  (PDF  4263 KB)
      2009年 7月 23日  18,548 次点击  (英文內容)

更多文献资料

模拟模型

支持和社区

其它支持资源



Click Here