消除外设电流泄漏最可靠的方法是将其关闭，而负载开关则是分布式电源管理系统中的关键组件。

作者： Phillippe Pichot，德州仪器 (TI)

在包括便携式电子产品在内的广泛终端设备中（包括移动电话、便携式消费类电子产品、笔记本电脑或者其他便携式设备），负载开关的采用率不断上升。负载开关在电源管理架构中得到越来越多的使用，其主要是对来自单稳压电源的电力进行分配，或者关闭所有闲置未使用的外设（摄像头模块、WLAN 模块、SD 卡槽、LCD 显示等），以此来限制电流泄漏并优化系统功耗。

本文对便携式电子产品中使用开关负载需要考虑的重要规范进行了总结，同时回顾了一些传统的解决方案，并向读者表明集成负载开关如何能够帮助设计人员创建一款优化的解决方案。

在许多新型便携式设计中，对生成多个电源轨的需求日益增长，以此来向各种板上外设供电或断电。通过关闭外设，设计人员可以最小化外设电流泄漏，并有助于优化系统功耗。为了达到这一目标，一种可行的方法是使用诸如 DC/DC 转换器的负载点 (POL) 器件，或使用低压降 (LDO) 稳压器，如图 1 解决方案 #1 所示。这样，在不需要它们的时候，便可以使用一些有效引脚来关闭这些电源轨。但是，这样做会增加组件数目，从而极有可能会带来所需板级空间和成本的增加。

分配和关闭电源轨的另一种解决方案是使用简单的负载开关，如图 1 解决方案 #2 所示。人们通常会首选这种方法，它能够使用户拥有一款和解决方案 #1 性能相近的解决方案，而且所需板级空间和成本都更小。相比 DC/DC 转换器，这些开关通常体积更小、成本更低。

负载开关一般由p 通道 MOSFET 或其栅极由 NMOS 晶体管控制的PMOS 晶体管组成（请参见图 3）。理想情况下，用户都想拥有一个与其输入完全一样的负载开关输出；但在实际运行中，输出信号会由于受开关寄生效应的影响而发生改变。

如果要设计一款基于负载开关的解决方案，下面是需要考虑的一些最为重要的参数：

• rON—导通 FET 漏极到源极的导通电阻
• tRISE—开关上升时间
• VIH/VIL—开关控制阈值
• ICC 和 ISHUTDOWN—静态电流和关机电流
• 快速输出放电特性

其中关键的一个参数是开关的导通电阻，因为其会影响设计人员在开关上看到的压降情况。当使用负载开关开始一种新的设计时，这就显得非常重要。就特殊的应用设置而言（电压、电流），设计人员必须要仔细地了解其最大允许压降是多少。使用下列公式可以很轻松地计算出该值：

其中，V 为压降，rON 为导通 FET 的导通电阻，I 则为通过该开关的电流。

在下面的例子中，该开关两端的最大允许压降为 0.026V。因此，在 1.2V 输入电压 (VIN) 时开关的导通电阻在整个温度范围内都必须要低于（此处英文好像落了东西，请核对）：

在一个 PMOS 晶体管中，rON 取决于开关的输入电压，rON 曲线如图 3 显示。如图所示，开关的导通电阻随输入电压的下降而增加。因此，设计人员必须要根据其想要开关的电压/电流组合仔细地正确选择他们要使用的开关。

需要考虑的另一个关键参数是开关首次被开启时产生的浪涌电流。如果不加控制地开启开关，便会产生较大的浪涌电流，从而导致开关输入端上的电压轨压降。这最终又会影响整个系统的功能。

使用下列公式，可以计算出该浪涌电流：

例如，使用一个（此处英文好像落了东西，请核对）

以及 1 µS 的上升时间，浪涌电流可以高达 3A！

避免出现这种浪涌电流的一种简单方法是减缓开关的上升时间。这样会慢慢地对输出电容器充电，并降低电流峰值。在上面的例子中，200 µS 的上升时间会带来 15 mA 的浪涌电流，这是可以接受的。

此外，当开关从开启转到关闭状态时，一些用户不愿看到电源轨浮动，在开关关闭时会使用另外一个晶体管来快速地对输出进行放电。

负载开关被广泛用于许多应用中，一般使用分立半导体（PMOS、NMOS、电容和电阻）组合来对其进行设计。图 4 显示了典型的设置情况。

PMOS 是一种其栅极由常规 N-通道 MOS (NMOS) 控制的电源开关（导通 FET）。利用 NMOS 将其栅极接地，逻辑高电平即可开启 PMOS，逻辑低电平通过关闭 NMOS 来关闭直通开关，从而允许通过一个外部上拉电阻将 PMOS 栅极上拉至源极。PMOS 器件的大小取决于目标 rON。如果用户想以低压降来开关，则需要较大的 PMOS；如果仅对小电流进行开关，则较小的 PMOS 就足够了。为了对 PMOS 晶体管的压摆率（上升时间）进行控制，我们采用了一个电阻-电容网络来改变 RC 时间常数，如图 4 所示。

导通 FET 的输入电压保持高于其输出电压非常重要，否则输入会通过 PMOS 的体二极管被钳制，会使大量的电流从输出流至输入。

虽然这种基于分立组件的解决方案非常具有灵活性，但并非是从解决方案尺寸的角度来进行的优化，特别是在对不允许开关中出现大压降的低压电源轨进行开关操作时。在大多数情况下，具有低 rON 的 PMOS 将会大于 5 mm2 或 1.5 mm2（成本最高），而标准的 NMOS 大约为 2.5 mm2。如果您再增加两个电阻和一个电容，那么解决方案的尺寸会大于 6.5 mm2，还可能会超过 10 mm2，具体取决于选择的封装情况，而且这还是在没有考虑布局空间的情况下。

另一种解决方案是使用一个 LDO。这种解决方案较为引人注目，因为其采用单个小尺寸封装。但LDO 在低压系统中存在一个严重的缺点。低成本的 LDO 具有 100 到 200 mV 范围的压降，在对低电压轨进行开关时这一范围的值在大多数情况下是不允许的。在图 2 所示的例子中，LDO 解决方案并不奏效，因为 LDO(>100 mV) 的压降大大超过了开关的最大允许压降。从某种程度上而言，50 µA 范围内 LDO 的电流消耗同样也是一个问题。 第三种也可能是最为理想的解决方案是使用一个整合了所有分立实施功能的集成负载开关。诸如 TI TPS22901 或 TPS22902 等集成负载开关均为专门设计的解决方案，旨在应对便携式电源管理设计人员所面对的众多挑战。它们将一个分立负载开关的所有主要功能集成在了一颗裸片上，为终端用户提供了最佳的性能和最大的灵活性。

先进的集成负载开关通常具有以下特性：

• 超低 rON 直通 P 通道 FET
• 无外部组件的内部控制的压摆率
• 低阈值控制输入
• 超小型封装
• < 1µA 静态电流和关机电流
• 输出放电晶体管

影响此类器件裸片尺寸的主要因素是导通电阻，因此设计人员可以根据其应用的需要选择那些具有不同 rON 值的器件，从而优化其解决方案的成本。

集成负载开关的主要优点显而易见是解决方案尺寸。如前所述，分立实施会使解决方案的尺寸超过 6.5 mm2，而采用晶圆芯片级封装的类似集成解决方案（如新型 TPS22901）的尺寸仅为 0.64 mm2，不到前者尺寸的 1/10！

另一个重要的优点是易用性。在分立实施中，用户需要选择五个组件，并对其电路板作相应的布线。而集成解决方案是一款可以简单、可靠和快速实施的解决方案。最后，对于那些不想在开关关闭时看到电源轨浮动的用户来说，集成解决方案具有在几乎不增加额外成本的情况下对输出轨进行快速放电的能力。

总之，使用集成负载开关是实施分布式电源管理架构并在未使用时关闭应用的一种简单方法。由于拥有较大的灵活性、较少的组件数量和较高的整体稳定性，集成的负载开关将不断帮助设计人员克服一个个难题。

作者简介

Philippe Pichot 在德州仪器主要负责模拟、USB 以及负载开关产品线的战略市场营销和开发。Philippe 毕业于法国里尔北方高等电子工程师学校 (Institut Superieur D’Electronique du Nord (ISEN))，获电子工程理学士学位。