时钟和计数器

交叉参考搜索

应用手册

工具和软件

方框图

模拟eLAB ™

Phase Aligner

Click to download
Buffers Featured Product Overview

HPA Clock Generators
  • A General Guideline: How to Use the CDCF5801A for Phase Alignment/Adjustment (scaa070b.HTM, 8 KB)
    2005年 10月 21日 摘要
  • Using Configurable Active Delay Elements in CDCF5801A Feedback Loop (scaa075.HTM, 8 KB)
    2004年 9月 15日 摘要
 

您已选择: 相位定位器
空白


2 个结果    

Part Number  Status  VCC (V)  Input Level  Jitter-Peak to Peak(P-P) or Cycle to Cycle(C-C)  Divider Ratio  Output Level  Temp Range (C)  Multiplier Ratio  Output Frequency (min) (Mhz)  Output Frequency (max) (Mhz)  3.3V Vcc / Vdd  Multiplier/Divider  Spread Spectrum Clocking (SSC)  Pin/Package  Approx. Price (US$)  
Description  
  升序  降序 升序  降序 升序  降序 升序  降序 升序  降序 升序  降序 升序  降序 升序  降序 升序  降序 升序  降序 升序  降序 升序  降序 升序  降序 升序  降序 升序  降序 升序  降序 升序  降序
CDC5801AACTIVE  3.3  LVCMOS  
LVTTL  
P-P PA bypassed=40ps, PA active=70ps, Division mode=75ps  2  
3  
4  
LVDS  
LVPECL  
LVTTL  
S(-40 to 85)  4  
6  
8  
150  500        24SSOP/QSOP3.70 | 1ku  具有可编程相位延迟校正的轻微抖动时钟乘法器驱动器  
CDCF5801AACTIVE  3.3  HSTL  
LVPECL  
LVTTL  
P-P 120ps(25 to 200 MHz), C-C +/- 70 (25 to 200MHz)    LVDS  
LVPECL  
LVTTL  
S(-40 to 85)  1  
2  
4  
8  
   Yes  Yes  Yes  24SSOP/QSOP2.95 | 1ku  具有延迟控制和相位校正的时钟乘法器  
空白
2 个结果